Los sistemas de computación industrial se construyen tradicionalmente sobre arquitecturas x86 o Arm, ambas propiedad de corporaciones individuales y bajo sus licencias. Para las aplicaciones industriales, donde se espera que las máquinas permanezcan operativas durante 10 a 15 años, esto crea una dependencia de la hoja de ruta de una sola empresa o de las decisiones de un gobierno específico. La Iniciativa Europea de Computación Industrial RISC-V (ERICI) busca abordar esto aprovechando RISC-V, una arquitectura de conjunto de instrucciones (ISA) abierta gobernada por una organización sin fines de lucro. Si bien el silicio RISC-V ha alcanzado recientemente un nivel de madurez adecuado para el uso industrial, ERICI señala que aún persiste una brecha significativa: el hardware existe, pero las computadoras industriales listas para la producción —capaces de sobrevivir en gabinetes de control y mantener una alta disponibilidad durante más de una década— aún no están estandarizadas.
Esta imagen ilustra el entorno de computación industrial donde se pretende desplegar la pila de hardware y software estandarizada de ERICI.
Para cerrar esta brecha, ERICI coordina una 'pila de referencia' de capas de software verificadas diseñadas para ejecutarse en hardware compatible con RVA23. El perfil RVA23, ratificado a finales de 2024, hace obligatorias las extensiones de hipervisor y vectoriales, proporcionando una base estable para los desarrolladores de software. La pila de ERICI consta de varias capas: HFI BIOS para el firmware y el control de arranque, mr-bml como un cargador de arranque basado en menús y gRouvr como un hipervisor de partición de recursos. Un mecanismo clave de esta pila es su capacidad para ejecutar un sistema de control en tiempo real (QSOE) y un sistema operativo Linux de propósito general en paralelo en un solo SoC. Al utilizar el hipervisor gRouvr, ambos sistemas permanecen aislados entre sí, garantizando que los bucles de control críticos para el tiempo no sean interrumpidos por la interfaz gráfica de usuario basada en Linux o por las tareas de red del operador.
Esta imagen demuestra el mecanismo central de la pila ERICI: ejecutar un sistema de control en tiempo real (QSOE) en paralelo con un sistema operativo Linux.
Si bien la iniciativa proporciona el marco de software, también destaca los requisitos de hardware específicos que las placas RISC-V actuales a menudo carecen. Por ejemplo, aunque placas como la SpacemiT K3 proporcionan los núcleos RVA23 y el IOMMU necesarios, es posible que aún no cumplan con los estándares industriales para entradas de voltaje amplias (por ejemplo, 24 V DC), clasificaciones de temperatura extendidas (por ejemplo, -40 a 85 °C) o soporte de bus de campo como EtherCAT y CAN-FD. ERICI aborda estas limitaciones invitando a fabricantes de hardware industrial y proveedores de silicio a unirse a la iniciativa. Al centrarse en interfaces abiertas como UEFI y devicetree, el proyecto garantiza que las computadoras industriales resultantes no estén ligadas a un único proveedor de chips o desarrollador, permitiendo el mantenimiento a largo plazo y la independencia del hardware.